⑩日本国特許庁(JP)

① 特許出願公開

⑩公開特許公報(A)

平3-201882

@Int. Cl. 5

識別記号

庁内整理番号

@公開 平成3年(1991)9月3日

H 04 N G 09 G H 04 N 5/278 5/24 5/445

8942-5C 8320-5C 6957-5C × Z

審査請求 未請求 請求項の数 1 (全7頁)

砂発明の名称 映像表示回路

> 頭 平1-344273 ②特

頭 平1(1989)12月28日 ②出

博 木 村 朗 **四発**

東京電力株式会社シス 观京都中央区入船1丁目4番10号

テム研究所内

基 @発 阴 渡 辺

東京都中央区入船 1 丁目 4 番10号 東京電力株式会社シス

テム研究所内

奕 夫 **05** 彻発

東京都中央区入船 1 下回 4 番10号 東京電力株式会社シス

テム研究所内

a 礟 敓 池 ⑦発 鲷

東京都品川区北品川6丁目7番35号 ソニー株式会社内

東京電力株式会社 勿出 Œ 人

東京都千代田区内幸町1丁目1番3号 東京都品川区北岛川6丁目7番35号

QPR 톓 ソニー株式会社 弁理士 松隈 13代 理

最終質に続く

発明の名称

胶像表示回路

特許額求の範囲

外部から供給される外部映像信号の周期信号に 基づいて記憶器子から映像信号を読み出し、上記 外部映像信号にスーパーインボーズして出力する **段像表示図路において、**

上記外部映像信号の有無を検出する検出回路と、 上記記憶袋子から上記映像信号を読み出すため の読み出しクロックを形成するクロック発生手段

上記外部映像信号と上記記憶業子からの映像信 号とを選択的にモニタに供給する切換回路と

を備え、上記接出回路によって上記外郵映保信 号が入力されていることが検出されたときに、上 記クロック発生学段によって形成された読み出し クロックに基づいて内部的に同期信号を形成して 上記モニタに供給すると共に上記読み出しクロッ クに基づいて上記記憶素子から映像信号を読み出 し、該認み出された映像信号のみ上記モニタに保 給するように上記該出回路の出力信号に基づいて 上記切換個路を制御するようにしたことを特徴と する映像最示回路。

発明の詳細な説明

〔艦築上の利用分野〕

この発明は、外部から供給される外部映像信号 の同期信号に基づいて記憶素子から映像信号を故 み出し、弁部映像保辱にスーパーインボーズして 出力する映像表示國路に関する。

(発明の概要)

この発明は、外部から供給される外部映像信号 の同期信号に基づいて配位者子から映像信号を統 み出し、外部映像信号にスーパーインボーズして. 出力する映像表示国路において、外部映像信号の 有無を検出する検出回路と、起憶素子から映像値 号を読み出すための読み出しクロックを形成する クロック発生手段と、外部映像信号と記憶案子か らの映像信号とを選択的にモニタに供給する切換 図路とを備え、検出回路によって外部映像信号が

特開平3-201882 (2)

(従来の技術)

外部から供給される外部映像信号から抽出された同期信号に基づいて記憶妻子から映像信号を提み出し、外部映像信号にスーパーインボーズして出力する映像表示回路として健泰第4回に示すようなものがある。同國において、(1)は外部より映像信号が供給される入力端子であって、この入力端子(1)からの映像信号は同期分解回路(2)に供給さ

報信号と問期をとるため、フレーム免験検出国路 例で透直関期信号より検出したフレーム完頭検出 パルスでリセットされるようになっている。この ドットカウンタ(们の出力が被方向のアドレス信号 として、またラインカウンタ(別の出力が縦方向の アドレス信号として夫々ビデオ用RAM(以下、 VRAHと称する)(別に供給され、その内容が統み出 される。

このVRAM(例からの映像信号と入力嫡子(1)からの外部映像信号を高速スイッチ回路(10)で高速スイッチすることで外部映像信号にVRAM(例からの映像信号がスーパーインボーズされ、映像出力嫡子(11)に取り出され、モニタへ供給される。

ここで河期出力として判明分類回路(2)で周期分類された複合同期信号を直接用いているのは、V TR等の同期のあまいジッタのあるソースが入って来たときにはドットカウンタ(7)の出力の水平同 河ではPLL[暦路(6)内のLPFの為追旋性が悪くなるからである れ、ここで水平同期信号及び壁座同期信号を含む 複合同期信号が問期分離される。この同期分離された複合周期信号は水平同期分離四路(別及び17 レーム免職検出四路(例に供格されると共に同期出力端子(別に供給され、この同期出力端子(別に供給され、この同期出力端子(別に得られた複合国期信号はモニタ(図示せず)に供給される。

(発明が解決しようとする課題)

ところで、第4回の如き構成の従来国路の場合、 人力編子(I)からの外部映像信号を直接モニクに要 示しているので、例えばチェーナで無放送チャン ネルを選択したりすると顔面に維音が現われ、事 常に見ずらく、また音声出力もその舞音のため開 きずらい等の欠点があった。

また、人力パ子(I)からの外部映像信号(主画面信号)にVRAN(S)からの文字や図形等の映像信号をスーパーインポーズするにしても主画面に復音が入っていたのでは見ずらいばかりではなく、スーパーインポーズの為のVRAN(S)の映像信号の図明も不安定となりモニタ上では面像が流れてしまう等の欠点があった。

この発明は斯る点に縮みてなされたもので、外 能映像信号の検出関端を設け、外部映像信号を常 に監視して正説の人力信号が入力されているかで かを判断し、若し正規の外部製像信号が入力され ていないと判断したならば、同期信号をVRIMを全

特別平3-201882 (3)

共に面面を全てキャラクタ発生関路側に切換えて 主画面(外部映像信号)側の報音を設示しないよ うにすると共に音声についても出力をミュートレ たり眺いは他のソースに切換えるようにした映像 要示回路を提供するものである。

(課題を解決するための手段)

この発明による映像表示回路は、外部からによる映像表示回路は、外部が後に表でいて記憶等に表でいて記憶等にあります。 (10) とと、 (64,7,8) と、 (64,7,8) とと (64,7,8) とと (64,7,8) によって (64,7,8) によっ

板モードと云う)。これにより、無放送チャンネル選択時や放送終了時の雑音による不快感が緩和され、記憶索予例からの映像信号の表示を安定に見易く且つ使い易くすることができる。

(突旋例)

以下、この発明の一実施側を第1図~第3図に 基づいて詳しく説明する。

第1図は本実施例の全体の構成を示すもので、 同図において、第4図と対応する部分には同一符 号を付し、その詳細説明は省略する。

本実施例では、入力概に入力端子(1)からの外部 映像信号の有無を検出する映像信号検出回路(2)) を設ける。この映像信号検出回路(2)は外部映像信 号が有るときは例えばハイレベルの出力信号を発 生し、外部映像信号が無かったう吸いは正規の映 像信号以外の顕音等が入いった時には例えばロー レベルの出力信号を発生する。この映像信号検出 図路(21)の出力信号はクロック発生用PLL回路 成してモニクに供給すると共に読み出しクロックに基づいて記憶案子例から映像指号を読み出し、この読み出された映像信号のみモニタに供給するように検出回路(21)の出力信号に基づいて切換回路(10)を制御するように構成している。

(作用)

期切換用スイッチ回路(22)に切換信手として供給 され、更にナンド庭路(23)の一方の入力端にゲー ト信号として供給される。

PLし個路(64)はイネーブル端子已Nを有し、 映像信号校出価路(21)の出力信号がハイレベルの ときは位相比較器をイネーブルとして位相比較を 行い、ローレベルのときは位相比較を行わず、内 の発振器は一定電圧を加えられてフリーランは 造さなる。同期切換用スイッチ 面路(22)は映像信 号検出回路(21)の出力がハイレベルのときは同 分経国路(21)の出力がハイレベルのときは両 分経関い、ローレベルのときは、加算器(24)でド ットカウンタ(1)とラインカウンタ(1)の各出向 第1000年 1000年 10

高速スイッチ国路(23)はナンド関路(23)の出力 信号により切換わるようになされており、ナンド 国路(23)の出力信号がハイレベルのときはVRAH(8) からの映像信号を通し、ローレベルのときは入力

特開平3-201882 (4)

ンド回路(23)の他方の入力端にはインパータ(25) を介して制御入力解子(26)より高速スイッチ制御 入力振号が供給されるようになされている。

次に第1図の図路動作を説明する。いま、入力 鳴子(I)より外部映像信号が扱給されているときは 映像信号校出図路(21)で外部映像信号が有ること が校出され、その出力側にハイレベルの出力信号 を出力する。このハイレベルの出力信号はPしし 四路(64)のイネーブル端子(64)に供給されると共 に同期切換用スイッチ四路(22)及びナンド母路 (23)の一方の入力端に供給される。

PLし回路(GA)のイネーブル端子(GA)がパイレベルになることにより内部の値相比較器(図示せず)がイネーブル状態となり、外部映像信号に同期したドットクロックがPLし回路(GA)から出力される。このドットクロックに基づいてドットカウンク(D及びラインカウンタ(B)によりアドレス信号が形成され、これによりVRAN(G)の内容が読み出され、高速スイッチ回路(10)に供給される。

ナンド値路(23)の一方の人力鴉子は今ハイレベ

の発展測波数に対してドットカウンタ(例及びラインカウンタ(8)が勝き、その出力を加算器(24)で複合化して内部問期信号を形成し、これがスイッチ 図路(22)で選択されて同期出力端子(5)に専出されてモニタに挑輪される。

また、ドットカウンタ(1)及びテインカウンタ(8)からのアドレス信号によりVRAM(9)の内容が続み出され、高速スイッチ国路(10)に供給される。このときナンド国路(23)の一方の人力端はローレベルになるので、ナンド団路(23)の出力信号は利力信号がある。それでは一個人力になる。その高速スイッチ制御とはイッチ回路(10)はVRAM(9)からの映像信号のみを協っていまりを消してVRAM(9)からの映像信号のみを表示する黒板モードとなる。

このように本実施例では解放送チャンネルを送 昂したり、放送終了後には雑音成分が入力信号と ルとなっているのでナンド回路(23)の出力信号は 制御入力端子(26)からの高速スイッチ制御入力信 号に被存する。ナンド回路(23)の出力信号は切換 信号として高速スイッチ回路(15)に供給され、高 速スイッチ制御入力偏号に依存した高速スイッチ が行われる。この結果出力端子(11)には入力端子 (1)からの外部映像信号にVEAN(9)からの映像信号が スーパーインボーズされた信号が得られる。

また、周期切機用スイッチ回路(22)は映像信号 検出回路(21)からの出力信号がハイレベルのとき は周期分離阻路(33からの積合同期信号を延択して 同期出力端子(5)に出力する。これにより例えば V TRのようなジッタの多い信号に対しても追従性 の早い同期をモニタに供給することができる。

次に入力能子(I)より扱給されている外部映像信号が無くなると、映像信号検出回路(21)の出力信号はローレベルとなる。これによりPLも回路(6A)の位相比較器がディセーブルとなり、内部の発振器(図示せず)には一定電圧が加えられフリーラン状態となる。このフリーラン状態の発振器

のみを内部関邦させて英示するようにしたので、 雑音の影響を受けることなく VR4H(9)からの映像信 号を安定した状態で見ることができる。また、外 部映像信号が存在しない時は音声信号も正常でないことがほとんどある。例えば無放送チャンル を選択した時は映像の他に音も様音だらの様々が でで、この信号が入 ではなる。またでで発生させたりする にはれていないことを人工音で発生させたりする ことも考えれらる。

至2 図は第1 図で用いた映像信号検出國際(21)の具体的な図路構成の一個を示すもので、入力結子(31)からの外部映像信号より水平同期信号及び整直周期信号を含む複合同期信号を協出する同期信号を含む複合同期信号を協出する同期信号のみを摘出すれた複合同期信号より速直同期信号のみを摘出する十分狭登録の低級フィルタ(33)と、この依然であれた単直同期信号を被形整形回路(34)と、この被形整形回路(34)

接閉平3-201882 (号)

に外部映像は号が存在することを表わす信号を出力するリトリガブルモノマルチ(35)とから成っている。

次に第2図の団路動作を第3図を参照して説明 する。いま、人力端子(31)より第3図Aに示すよ うな外部映像信号5、が問期分離圓路辺に規給さ れると、その出力側には第3図Bに示すように水 平岡期信号(Heyac) 及び垂直同期信号(Ysyac) を 含む複合同期信号S、が得られる。この複合同期 ほ号S。は低城フィルタ(33)に供給され、ここで 第3回Cに示すように重直同期信号S、のみが抽 山される。この衆直同期信号S。は彼形整形回路 (34)で被形態形されて類3図Dに示すような信号 S.となる。この波形弦形された最度同期信号S. はリトリガブルマルチ(35)に供給される。このり トリガブルマルチ(35)の時定数は集3図目に示す ように!垂直周期以上の景さに設定されている。 他ってリトリガブルマルチ(35)は垂直同期信号 S。 が供給されると、第3図目に示すように、その立 下りに同期してトリガされ、その状態を維持し、

無入力時や報音人力時にはリトリガブルマルチ (35)はトリガされず、このリトリガブルマルチ (35)の出力レベルすなわち出力端子(36)のレベルを見ることにより外部映像信号の有無を検出できることになる。

(発明の効果)

出力端子(36)にハイレベルの信号 S。を出力する。 つまり、出力端子(36)のレベルがハイレベルであ ることは入力端子(81)には外部映像信号が存在し ていることを表している。


このようにして正規の信号が入力された時には チトリガブルマルチ(35)はトリガされ続けるが、


第2図はこの発明の要部の一例を示す国路構成図、 第3図は第2図の動作説明に供するための図、第 4図は従来国路の一例を示す回路構成図である。


(2)は同期分離回路、(3)は水平回期分級回路、(4)はフレーム先期検出風路、(6A)はクロック発生用 Pしし回路、(7)はドットカウンタ、(4)はラインカウンタ、(9)はビデオ用RAM(VRAN)、(10)は高速スイッチ回路、(21)は映像信号検出回路、(22)は 同詞切換用スイッチ四路である。

化坦人 松陽秀盛

特開平3-201882(6)







特開平3-201882(7)

